SIR (Surface Insulation Resistance) 通常用來作電路板的信賴性試驗(yàn)，其方法為在印刷電路板(PCBA板)上將成對(duì)的電極交錯(cuò)連接成梳形電路(Pattern)，并印上錫膏，然后在一定高溫高濕的環(huán)境下持續(xù)地給予一定偏壓(BIAS VOLTAGE)，經(jīng)過一定長時(shí)間的試驗(yàn)(24H,48H,96H,168H) 觀察線路間是否有瞬間短路或出現(xiàn)絕緣失效的緩慢漏電情形發(fā)生。

這個(gè)試驗(yàn)也有助看出助焊劑或其他化學(xué)物品在PCB板面上是否有殘留任何會(huì)影響電子零件電氣特性的物質(zhì)。 一般我們使用這個(gè)方法來量測(cè)靜態(tài)的表面絕緣電阻(SIR)與動(dòng)態(tài)的離子遷移現(xiàn)象(ION MIGRATION)，另外，它也可以拿來作 CAF(Conductive Anodic Filament，導(dǎo)電性細(xì)絲物，陽極性玻纖纖維之漏電現(xiàn)象)試驗(yàn)。

注：CAF主要在測(cè)試助焊劑對(duì)PCB板吸濕性及玻璃纖維表面分離的影響。

表面絕緣電阻(SIR)被廣泛用來評(píng)估污染物對(duì)組裝件可靠度的影響。 跟其他方法相比，SIR的優(yōu)點(diǎn)除了可偵測(cè)局部的污染外，也可以測(cè)得離子及非離子污染物對(duì)印刷電路板(PCB)可靠度的影響，其效果遠(yuǎn)比其他方法(如清潔度試驗(yàn)、鉻酸銀試驗(yàn)... 等)來的有效及方便。

由于現(xiàn)在的電路板布線越來越密，焊點(diǎn)與焊點(diǎn)也越來越近，所以這項(xiàng)實(shí)驗(yàn)也可作為錫膏助焊劑的可用性評(píng)估參考。

Comb Pattern,梳形電路是一種「多指狀」互相交錯(cuò)的密集線路圖形，可用在板面清潔度、綠漆絕緣性等進(jìn)行高電壓測(cè)試的一種特殊線路圖形。

SIR 量測(cè)標(biāo)準(zhǔn)：IPC-TM-650

▼SIR實(shí)驗(yàn)用的測(cè)試板，一片板子有四組成對(duì)的電極交錯(cuò)連接成梳形圖案(Pattern)

▼單獨(dú)把一組SIR實(shí)驗(yàn)用成對(duì)的電極交錯(cuò)連接成梳形圖案(Pattern)放大圖

量測(cè)SIR時(shí)要在梳形圖案(Pattern)上印上錫膏，然后垂直放入已印有錫膏的SIR測(cè)試板并置于環(huán)境試驗(yàn)機(jī)中，還要在其正、負(fù)極加上 45~50VDC 的偏壓，環(huán)境實(shí)驗(yàn)的條件如下：

85+/-2℃ + 20%RH 3小時(shí)

↓ 至少15分鐘

85+/-2℃ + 85%RH 至少1小時(shí)后開始加 50VDC 偏壓

↓ 24小時(shí)后用 100VDC 量測(cè) SIR 值

↓ 再24小時(shí)后用 100VDC 再量測(cè) SIR 值 (共48小時(shí))

↓ 再48小時(shí)后用 100VDC 再量測(cè) SIR 值 (共96小時(shí))

↓ 再96小時(shí)后用 100VDC 再量測(cè) SIR 值 (共168小時(shí))

每隔一段時(shí)間紀(jì)錄SIR的變化。