該文章講述了上拉電阻和下拉電阻的區(qū)別的電路原理和應(yīng)用。在線路板生產(chǎn)廠家中一般會(huì)聘用一批電路研發(fā)工程師，而其中有一部分是新手入門，對(duì)于這些研究開發(fā)的入門者，以及一些從事軟件開發(fā)的人，往往在開發(fā)單片機(jī)的時(shí)候遇到上拉電阻、下拉電阻的概念卻又無(wú)法通過(guò)字面理解其中的含義。那么，什么叫上拉電阻和下拉電阻呢？

上拉電阻就是把不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的信號(hào)嵌位在低電平。上拉電阻是說(shuō)的是器件的輸入電流，而下拉說(shuō)的則是輸出電流。那么在什么時(shí)候使用上、下拉電阻呢？

1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果ttl電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，以提高輸出的搞電平值。

3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

另外，上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。

2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。

3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。

綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。